DS　A0024 【アナログ設計】アナログ(IO・I/F)設計の開発・設計

アナログ回路設計・開発

神奈川県

￥

900万円〜1000万円

正社員

仕事内容

【リーダー】GPIO/LVDSやSPMI/I3C等の通信規格の物理層IP、PLL/DLL等の位相/遅延フィードバック制御IP、およびLDO/チャージポンプなどの電源IPなど各種アナログIPの開発・設計



■組織の役割

SSSグループが手掛ける半導体製品に搭載されるI/F・電源系アナログIPの開発

特にCMOSイメージセンサー製品(CIS)に搭載されるGPIO/LVDSやSPMI/I2C/I3C等の通信規格物理層IP、PLL/DLL等の位相/遅延フィードバック制御IP、LDO/チャージポンプ/バイアス回路などの電源IP等の回路設計を中心に技術開発を遂行する



■担当予定の業務内容

CIS製品の高機能化に伴い各種アナログIPにはより高精度・低電力・低コストなどの差異化が求められており、大きくは下記のいずれかをお願いします。

1, GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IPアナログ回路設計

2, PLL/DLL等の位相/遅延フィードバック制御IPアナログ回路設計

3, LDO/チャージポンプ/バイアス回路などの電源IPアナログ回路設計



■想定ポジション

それぞれの開発チームは～３名程度の正社員、および、作業工数に応じた協力会社で構成され、そのリーダーの役割となります。

比較的短期間に製品適用を求められるIP開発・導入となるため、多数関係者へのコミュニケーション能力も発揮できるポジションとなります



■描けるキャリアパス

例えば様々な分野に応用されている機械学習機能の進化にCiM（Computing in Memory)といったメモリIPベースのIPが注目されています。

将来の製品に欠かせないキラーIPの第一人者として活躍することもできます。

また、スタンダードセルやメモリといったIP開発者、製品化で必要なESD設計者とともに知の共有ができIPライブラリ全体のリーダーとして活躍する事もできます。

さらに優秀な人材には希望に即したJOBローテーションで幅広く活躍してもらう準備があります



■職場雰囲気

年代層は幅広く、それぞれが多様なバックグラウンドを持つチームです。また、近年は新卒・インターン採用を積極的に行って若返りを図っています。

新メンバーには既存メンバーと会話する機会を作るプロジェクトに参加してもらって交流促進を図っています。

また、オンラインとFace to Faceを状況により使い分けて気軽に話す機会を作り、業務相談もしやすくなるように努めています。



■ソニーからのメッセージ

ソニーセミコンダクタソリューションズグループはイメージセンサーを主力としています。イメージセンサーの領域においてイメージング世界No.1を堅持しながら、これから広がりを見せるセンシング用途においても世界No.1を目指し挑戦しています。したがって非常に多くの需要に応えるべく、様々な製造工場(Fab)で製品開発が行われています。

GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IP、 PLL/DLL等の位相/遅延フィードバック制御IP、およびLDO/チャージポンプ/バイアス回路などの電源IPはほとんどすべての製品に搭載される必要不可欠なハードウェア設計要素ですのでFab毎に最適化されたIP開発・調達を行っています。

世界中のFab情報を扱いますので結果として幅広い業界動向・情報を得られるポジションでの職務になります。（その他詳細は面談でお伝えします）

募集要項

企業情報